论有机合成物半导体集成电路的多样“谢世格局”

随着科学技术的发展,尤其是电子技术的更新换代,对电子设备所用的元器件的质量要求越来越高,半导体器件的广泛使用,其寿命经过性能退化,*终导致失效。有很大一部分的电子元器件在极端温度和恶劣环境下工作,造成不能正常工作,也有很大一部分元器件在研发的时候就止步于实验室和晶圆厂里。除去人为使用不当、浪涌和静电击穿等等都是导致半导体器件的寿命缩短的原因,除此之外,有些运行正常的器件也受到损害,出现元器件退化。
半导体元器件失效原因不可胜数,主要存在于几个方面: 元器件的设计
先进特征尺寸节点上,芯片老化是个日益严重的问题,但到目前为止,大多数设计团队都没有必要处理它。随着新的可靠性要求在汽车等市场的提出,这些需要对影响老化的因素进行全面分析,这将发生重大变化。
人们通常都知道半导体器件会随着时间的推移逐渐老化,但对于老化机制或导致芯片失效的制约因素却毫不知情。此外,根据应用的不同,对器件的*短寿命有确定的要求。对于消费类设备可能是2或3年,对于电信设备可能长达10年。鉴于老化过程复杂且通常难以完全预测,如今许多芯片设计经常采取冗余设计的方法,以确保足够的余量来满足可靠寿命工作的要求。
以运算放大器为例,它是很多东西的基础。运算放大器必须正确偏置,并且必须在过驱动电压中留有一些余量。然后你必须确保留下足够的余量,这样随着时间的推移,运算放大器的老化将保持在晶体管的饱和区域内。晶体管的过驱动余量正在缩小,因为7nm的电源电压为750mV,阈值约为350mV,因此几乎没有任何空间来保留较大余量。随着老化,阈值电压可以偏移多达50mV。如果运算放大器偏置电路偏移50mV,它可能会从饱和区域变为线性区域或三极管区,晶体管会变为电阻器而不再具有增益。运算放大器的功能是提供增益,那时电路变得毫无用处。
老化和可靠性是模拟设计师面临的挑战。今天的设计可能不会在明天运行,因为这些设计可能会发生降级,目前*重要的是必须确保满足市场所有老化和可靠性的要求。
元器件的制造
半导体器件的制造涉及到测量仅几纳米的结构。作为参照,人类DNA链直径为2.5nm,而人头发直径则为80,000至100,000nm。一粒尘埃可以摧毁晶圆片上的几个裸片。如果裸片的尺寸变大,随机失效的可能性就会增加。对于成熟的工艺节点,产率可能在80%到90%之间。然而,对于较新的节点,产率可能大大低于50%,尽管实际数字是严格保密的。
即使裸片没有受到灾难性的影响,也不能被认为是可操作的。制造步骤不完善,哪怕一个原子的工艺变化也会产生显着的差异。虽然这可能不会对设计的某些部分产生影响,但如果工艺变化恰好与关键时序路径吻合,则可能会使器件不符合规格。
随着设计逐渐演变成采用先进封装的深亚微米技术,现有的仿真工具和设计方法无法很好地反映变化及其对可靠性的影响。这会导致设计流程出现漏洞,从而导致一些失败。设计流程越来越多地允许在开发早期就考虑到变化,以*威尼斯城vnsc登入平台 ,大限度地减少其影响,而冗余等设计技术可以减少需要丢弃的“几乎可以工作”的芯片的数量。
ESD保护
通常,芯片会包含ESD保护,如果给芯片外部施加0.5V电压,那么在1nm的介质上产生0.5mV/m的电场。这足以导致高压电弧。对于封装内的单个裸片,他们的目标是2kJ这样的标准。如果你试图*小化ESD,甚至在这些Wide
I/O接口或任何类型的多芯片接口通道上消除它,这意味着你无法按照你针对单芯片的相同标准对每个芯片进行真正的测试。它们必须经过更专业的测试,因为它们的ESD保护很小,或者可能没有ESD保护。
即使在运行期间,ESD事件也可能导致问题。在便携式电子产品中,ESD可以导致许多类型的软错误。在ESD事件期间,电源供电网络上可能会引起噪声,原因在于某些IC(振荡器IC、CPU和其他IC)的灵敏度,或是PDN的场耦合。
磁场对半导体影响
随着智能手机、平板电脑终端的多功能化,其所需要的电源电压也涉及多种规格,因此电源电路用电感器的使用数量呈现增加趋势。电源电路用一体成型电感的要求小尺寸且支持大电流,并且在智能手机等一些使用电池的设备中要求损耗低。
金籁科技通过融合在磁头业务中培养的薄膜技术以及在被动元件中培养的材料流程技术,并采用独有的导体形成技术,将金属磁性材料用作核心材料以及优化产品设计,从而实现了小型、低损耗化,并且可支持大电流。
电感在磁场中储存能量来发挥其功能。但是,电感除受自身产生的电磁能量影响外,也受外部磁通量影响。保证元器件的电感值指的是无外部磁通量状态下的值。因此,在存在外部磁通量的情况下封装电感时,将可能无法发挥其应有的功效。
因此,EMS是人们不得不担心的新问题。能量注入测试是从150kHz开始注入1W能量,一直到1GHz。在每个频率,你会向系统注入1W的能量。如果你没有足够的保护,就会沿着路径进入芯片内部电路造成破坏,或者引脚上的电压可能过高,如果电压太高,就会产生过电应变。
开关电源
现在电源行业已从前三四年的市场低迷中走了出来,但开关电源市场竞争日趋激烈,我国电源企业仅仅依靠低成本制造在世界市场上已无优势可言,与此同时,国外功率半导体供应商在电源行业的地位进一步加强。
虽然市场发展形势被看好,但是在过去十多年,中国开关电源企业依靠低成本优势,生产那些符合全球知名OEM企业质量和性能参数要求的产品,为取得成功,中国电源企业在众多环节上做投资,越来越多的半导体生产商都采用嵌入式电源来降低产品成本,也使得功率越来越高。
功率越高也随之造成了电子元器件的发热,而发热带来的问题不仅仅是手机在口袋里变热。它会导致晶体管和它们之间的连接退化,这也直接影响半导体元器件的性能和可靠性。
结论
芯片在恶劣环境中运行,在产品的生命周期中还面临很大的挑战,但是随着制造尺寸变小以及采用新的封装技术时,又会有新的影响产生,也就直接导致了器件性能研发的失败。

威尼斯城vnsc登入平台 1

半导体器件包含数以亿计在极端温度和恶劣环境下工作的晶体管,因此,许多器件不能正常工作或寿命有限也就不足为奇了。有些器件永远出不了实验室,还有很多器件死在晶圆厂里。人们希望大多数放到产品中的器件都能存活下来,直到它们过时,但很多事情可能会导致它们走不了那么远。即使是运行正常的器件也可能受到损害,以至于无法提供正确的结果。

常见危害及其原因不可胜数。它们通常分为几个类别,下面将对此进行详细说明。

死于设计

根据Mentor/Wilson的功能验证研究,2018年,只有26%的ASIC实现了一次流片成功,低于此前的研究结果。成功率低的部分原因是新技术节点增加了尚未完全理解的挑战。已经存在了一段时间的问题被纳入到工具和流程中,从而使那些已知的问题不再是威胁。然而,2018年,混合信号接口、串扰、时序和IR
drop,这些已知的问题导致了重新流片的增加。

图1:导致重新流片的ASIC缺陷类型。 (来源:Wilson Research
Group和西门子Mentor事业部,“2018年功能验证研究”)

Synopsys的产品经理Kenneth
Chang表示:“一些客户的芯片失败,是因为他们的设计过程更加特殊。一位客户进行了block级功耗分析,然后进行了整合。
他们认为可以在这个阶段修复问题。但问题是不可修复的,芯片已经失败了。芯片失败的原因在于旧方法不再适用于新的先进技术。”

失败不一定是不能正常工作。Cadence公司Digital和Signoff部门产品管理总监Jerry
Zhao表示:“失败可能是因为它没能达到性能目标,如果芯片的运行速度比预期低10%,那么它在市场上可能没有竞争力。”

电源正在成为一项挑战,特别是当电源在片上的时候。Arm公司物理设计部门高级解决方案营销经理Lisa
Minwell表示:“电源供电网络(PDN)是一个分布式RLC网络,可以分为三个部分:片上、封装和电路板。片上需要更快的时钟频率、更低的工作电压、更高的晶体管密度。虽然先进的finFET技术已经实现了持续的性能提升,增加的功率密度使IR
drop闭合成为一项挑战。准确建模和最小化电压裕度是平衡电源效率和鲁棒性的关键。”

但裕度可能是悲观的,从而限制了竞争力。尽管发现了问题,但一些公司还是冒险继续前进。Kenneth
Chang表示:“一家大型存储器公司的流片出现了已知的大量IR
drop问题。只要看上去不太糟糕,他们就会流片,因为日程表对他们来说更重要。客户正在学习,在这种情况下,他们的芯片并没有失败。如果他们没有失败,他们就会继续做正在做的事情。当他们到达更先进的节点时,他们会更加被指标驱动,并且需要执行EMIR分析。”

越来越多的问题也开始同时出现。例如,功率、IR
drop、发热、时序、电迁移都是相关的,但是对于其中大部分问题的分析是分开进行的。Jerry
Zhao表示:“电源噪音是一个问题。供电电压正在下降,同时用户希望获得更高的性能。你无法从电池获得太多的驱动功率,或许850
mV,但你仍然想要3GHz的性能。电源噪声会产生重大影响,特别是当裸片有变化的情况下,这种(噪声)会随着时间和位置而变化。因此,不同位置的同一电池可能会因电压下降而失效,从而导致时序延迟。你必须在电压下降的背景下分析电池,并进行静电电压感应时序分析。有些路径对电压变化非常敏感。”

随着问题得到更好的理解,工具可以进行更好的分析,并且可以使用设计方法来规避问题。Moortec公司营销副总裁Ramsay
Allen解释道:“复杂性导致了更大的功率密度,而这反之又在芯片内部产生了局部热点。栅极密度的增加还会导致供给电路的电源电压下降更大。在整个设计过程中,高精度的温度传感器和电源监控器使系统能够管理和适应这些条件,通过提供热管理和供电异常检测的解决方案,提高器件的可靠性和优化性能。这一点在数据中心和人工智能设计中尤为重要,在这些设计中,性能要求的提高使设计在温度和电压方面承受了巨大的压力。”

死于制造

半导体器件的制造涉及到测量仅几纳米的结构。作为参照,人类DNA链直径为2.5nm,而人头发直径则为80,000至100,000nm。一粒尘埃可以摧毁晶圆片上的几个裸片。如果裸片的尺寸变大,随机失效的可能性就会增加。对于成熟的工艺节点,产率可能在80%到90%之间。然而,对于较新的节点,产率可能大大低于50%,尽管实际数字是严格保密的。

图2. 晶圆缺陷图案。(来源:Marvell Semiconductor,ITC 2015)

即使裸片没有受到灾难性的影响,也不能被认为是可操作的。制造步骤不完善,哪怕一个原子的工艺变化也会产生显着的差异。虽然这可能不会对设计的某些部分产生影响,但如果工艺变化恰好与关键时序路径吻合,则可能会使器件不符合规格。

ANSYS公司ESD/heat /reliability产品经理Karthik
Srinivasan解释说:“随着设计逐渐演变成采用先进封装的深亚微米技术,现有的仿真工具和设计方法无法很好地反映变化及其对可靠性的影响。这会导致设计流程出现漏洞,从而导致一些失败。”

设计流程越来越多地允许在开发早期就考虑到变化,以最大限度地减少其影响,而冗余等设计技术可以减少需要丢弃的“几乎可以工作”的芯片的数量。“几乎可以工作”的芯片对于大型存储器阵列非常常见。分类(Binning)是经常用于处理器的另一种做法,以较高频率运行的优良器件可以以较高价格出售,而那些只有在低频时才能成功工作的器件则以折扣价出售。

测试的作用是找出哪些裸片功能完全。那些临界的裸片通常会被丢弃,但一些无功能的裸片确实存在漏检,并最终成为产品。

发表评论

电子邮件地址不会被公开。 必填项已用*标注

相关文章